Abstract
Specialized hardware implementations of Artificial Neural Networks (ANNs) can offer faster
execution than general-purpose microprocessors by taking advantage of reusable modules, parallel
processes and specialized computational components. Modern high-density Field Programmable Gate
Arrays (FPGAs) offer the required flexibility and fast design-to-implementation time with the
possibility of exploiting highly parallel computations like those required by ANNs in hardware. The
bounded width of the data in FPGA ANNs will add an additional error to the result of the output. This
paper derives the equations of the additional error value that generate from bounded width of the data
and proposed a method to reduce the effect of the error to give an optimal result in the output with a
low cost.
execution than general-purpose microprocessors by taking advantage of reusable modules, parallel
processes and specialized computational components. Modern high-density Field Programmable Gate
Arrays (FPGAs) offer the required flexibility and fast design-to-implementation time with the
possibility of exploiting highly parallel computations like those required by ANNs in hardware. The
bounded width of the data in FPGA ANNs will add an additional error to the result of the output. This
paper derives the equations of the additional error value that generate from bounded width of the data
and proposed a method to reduce the effect of the error to give an optimal result in the output with a
low cost.
Keywords
adder
co-processor
DSP
FPGA
ISE 4.1i software
multiplier.
Neural
Abstract
ان عملية بناء الشبكات العصبية الذكية (ANNs) باستخدام المكونات المادية يكسبها سرعة عالية مقارنه بالبرامجيات التي تنفذ على معالج احادي مايكروي و ذلك بسبب كون البناء باستخدام المكونات المادية يعتمد على المعالجة المتوازية. ان واحدة من احدث طرق البناء المادي المستخدمه هي مصفوفة البوابات الواسعة القابلة للبرمجة (FPGA) و التي تتميز بالمرونة و السرعة العالية. ان من محددات البناء باستخدام المكونات المادية هي كون ناقل البيانات محدد بسعة معينة ثابته و هذا التقييد يسبب اضافة نسبة خطاء الى النتائج النهائية. سيقوم هذا البحث باشتقاق المعادلات التي تمثل نسبة الخطاء الاضافي و تقترح طريقة مناسبه لتقليل هذا الخطاء و بزيادة كلفة قليلة للحصول على نسبة خطاء قليلة مع كلفة غير عالية.